(54) SEMICONDUCTOR MOUNTING BURI

(11) 62-219952 (A)

(43) 28.9.1987 (19) JP


(21) Appl. No. 61-63545 (22) 20.3.1986

(71) IBIDEN CO LTD (72) HAJIME YATSU(2)

(51) Int. Cl⁴. H01L23/48.H01L23/12

PURPOSE: To make electrical junction and mechanical junction between a conductor pin and a through-hole through which the conductor pin is inserted more reliably by a method wherein a collar which has a small diameter part and a large diameter part is provided near the mating part of the conductor pin.

CONSTITUTION: Electrical junction between a conductor pin 10 and a throughhole 21 is achieved by dipping the conductor pin 10 side of a semiconductor mounting board 40 in molten solder. A collar 12, whose large diameter part has the diameter larger than the inner diameter of the through-hole 21 and whose small diameter part has the diameter smaller than the inner diameter of the through-hole 21, is formed near the mating part 11 of each conductor pin 10. Therefore, if the conductor pin 10 side of the semiconductor mounting board 40 is dipped in molten solder. solder 30 penetrates into the exposed part of the through-hole 21 near the collar 12 and the through-hole 21 is completely filled with the solder 30. With this constitution, the conductor pin 10 and the through-hole 21 can be electrically jointed perfectly.



13: rimb. 20: printed wiring board

(54) LÈAD FRAME

(11) 62-219953 (A) (43) 28.9.1987 (19) JP


(21) Appl. No. 61-63547 (22) 20.3.1986

(71) OMRON TATEISI ELECTRONICS CO (72) TAKESHI FUJIWARA

(51) Int. Cl⁴. H01L23/48,H01L21/60

PURPOSE: To simplify the form of a heater block and a lead frame shifting mechanism and further stabilize the surface temperature of the lead frame by a method wherein the chip bonding part and the external lead parts are provided on the same horizontal level and a part of each external lead is made to stand upward above the chip bonding surface by the height corresponding to the thickness of a semiconductor chip.

CONSTITUTION: A chip bonding part 10 and external lead parts 11 are provided on the same horizontal level without providing the difference in level as in the conventional constitution. A part of each external lead 11, a side wing closer to the chip bonding part 10 in the figure, is bent upward to stand. The standing part 12 stands above the chip bonding surface by the height corresponding to the thickness (d) of a semiconductor chip 2. The lead frame can be shifted without being interfered by a heater block and hence the vertical transfer mechanism of the heater block can be eliminated and, as the heater block is always contacted with the top and bottom of the lead frame, the temperature of the lead frame can be stabilized and excellent wire processing can be realized.



(54) MANUFACTURE OF THREE-DIMENSIONAL IC

(11) 62-219954 (A) (43) 28.9.1987 (19) JP


(21) Appl. No. 61-62981 (22) 20.3.1986


(71) FUJITSU LTD (72) TAKASHI KATO


(51) Int. Cl. H01L27/00, H01L21/88

PURPOSE: To manufacture a three-dimensional IC which can be composed of three or more chips and in which acceptable chips can be selected easily and the thickness of the chip can be reduced by a method wherein conductive material posts which are exposed on the back of an element forming surface are utilized as measuring terminals.

CONSTITUTION: A plurality of fine holes 4 whose diameters are $1 \sim 10 \mu m$ and whose depths are $30 \mu m$ are formed in the front surface (element forming surface) 2 of a silicon substrate 1. A conductive material layer 6 is etched back and the fine holes 4 are filled with the conductive material to form conductive material posts 61. Then the back surface of the substrate 1 is cut and polished to expose the posts 61 filling the fine holes 4. A passivation film 11 is selectively removed from the regions corresponding to the conductive material posts 61 and lower contact pads 12 made of conductive material such as aluminum are formed on those regions. The upper contact pads 8 and the lower contact pads 12 are utilized as bumps and a plurality chips are laminated to manufacture a three-dimensional IC.







⑮ 日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

昭62-219954

@Int_Cl_4

識別記号

庁内整理番号

③公開 昭和62年(1987)9月28日

H 01 L 27/00 21/88 8122-5F 6708-5F

審査請求 有 発明の数 1 (全6頁)

劉発明の名称 三次元 I Cの製造方法

②特 願 昭61-62981

全出 願 昭61(1986)3月20日

母発明者 加 糜 隆 金出願人 富士通株式会社 川崎市中原区上小田中1015番地 富士通株式会社内

株式会社 川崎市中原区上小田中1015番地

②代 理 人 弁理士 井桁 貞一

牙 細 単

1. 発明の名称

三次元ICの製造方法

2. 特許額求の延囲

[1]素子形成値(2)に少なくとも2個の離孔(4)を形成し、

装備孔(4)を確定材をもって充塡して導電材 のポスト(81)を形成し、

前記書子形成面(2)に業子を形成し、

- 前記得世材のポスト(81)に速するまで、裏面 も切削し、

前記案子に付属する上部コンタクトパッド(8) と前記裏面に露出している前記導電材のポスト(81)とを接触させて接層することを特徴とする三次元ICの製造方法。

[2] 南記案子形成面(2)に案子配級を形成した後にパッシベーション膜で案子層を保護し、案子・配級領域以外の領域に南記ポスト(81)を形成することを特徴とする特許請求の範囲第1項記載の三次元ICの製造方法。

[3]前辺裏面に露出している前記場を材のポスト (81)を測定端子として使用し、缺測定端子により、前記案子形成面 (2)に形成した I C を検査し、良品チップを選択して積滑することを特徴とする特許効果の範囲第 L 明または第 2 項記載の三次元 I C の製造方法。

3. 発明の詳細な説明

(長要)

三次元ICの製造方法である。

ウェーハの表面(素子形成面)に細孔を形成した を表でするもって充填し、その後、 米子形成面に実子を形成してこの業子の配級の 一部を上部コンタクトパッドとしておき、上記記の 事電材が露出するまで、裏面から切削してよれの のポストを形成してこれを下部コンタクトパッド とし、これら上下のコンタクトパッドを接続させ てなす三次元ICの製造力法である。

〔産業上の利用分野〕

木名明は三次元ICの製造方法に関する。

(従来の技術)

二次元ICは、数細化・高級級化が進行しているが、日ずと販罪がある。

そこで、IC三次元化の契請は永らく叫ばれており、 第7回に示すような、ウェーハを重ねて三次元化する手法が知られている。 図示する三次元ICは、 異子形成面 2 に、ウェーハ接触用パッド3を設けておき、このウェーハ接触用パッド3を介して、 2 枚の塩板 1 の米子形成面 2 を相互に接続するものである。

(発明が解決しようとする問題点)

この手法をもって三次元ICが製造可能なことは確認されているが、この手法をもってしては、 2 枚構成が展界であり、しかも、1つのウェーハ に含まれる多数のチップから集品チップを選択する工程が複雑であるという欠点があり、さらに、 チップをあまり様くなしえない(素子形成面のみ に測定パッドを形成することとされているため、 チップを独立に取り扱わねばならず、チップをあ

狡猾して三次元ICを製造することにある。

また、三次元ICの製造においては、歩留りの低下が大きな問題となる。なぜなら、重ねるウェーハ 1 枚当りの歩留りが50%とすると、2 枚・重ねると25%に低下し、10枚重ねると 0.1%に歩留りが落ちることになり、ほとんど食品がなぐっなる。そこで、上記の裏面に貫出してい。食品選択のための検査・選択工程が機略になり、食品チップだけを選び出しては磨すれば興難なく三次元ICを形成出来る。

(作用)

上記の欠点はチャブを貫通する複雑部材の不在にもとづくものである点に着目して、ウェーハの設面(素子形成面)に超孔を形成した後、これを設定するを形成して充壌し、その後、葉子形成面に表子を形成してこの業子の配線の一部を上部コンタクトバッドとしておき、上記の専電材が露出するまで、裏面から切用・併増して再電材のポスト

まり箱(すると別れるからである。)等の欠点が ある。

本苑町の目的はこれらの欠点を解析することにあり、(イ)3枚以上のチップをもっても構成することができ、(ロ)1つのウェーハに含まれる多数のチップから及品チップを選択する工程が個易であり、(ハ)チップの厚さの顔膜が排除されてチップの厚さを輝くなしうる等多くの利益を有する三次元ICの製造方法を提供することにある。

(問題点を解決するための手段)

上記の目的を達成するために本発明が扱った 手段は、第子形成面2に少なくとも2個の超孔4 を形成し、この組孔4を導電材をもって充炭値2 場電材のポスト 81を形成し、前記の第子形域値2 に第子を形成し、前記の源電材のポスト 81に 速す るまで、裏面を切削・研磨し、前記の第子に付益 する上部コンタクトパッド 8 と前記の裏面に露出 している前記の尋電材のポスト 81とを接触させて

を形成してこれを下部コンタクトパッドとし、 これら上下のコンタクトパッドを接続して三次元 I C を構成することとしたものである。

(実施例)

以下、図面を参照しつい、本発明の三つの実施例に係る三次元ICの製造方法についてさらに設明する。

23 1 69

第2图参照

離化して細孔4の内面を含めて表面を厚さ 5,00g人の二触化シリコン膜 5 をもってカバー し、特に、細孔4内を絶量する。

知3日本風

多結品シリコン増生たはアルミニュウム暦等の お世材の暦 6 を、細孔 4 を充填しうる程度の厚 さ (例えば数μaの厚さ)に形成する。

加 4 図 44 照

学方性エッチング法を使用して、海電材の帰る をエッチバックして上記の超孔 4 を導電材をもっ で充填して海電材のポスト 81を形成する。

道常の手法を使用して要面2にトランジスタ、 ダイオード等の業子(破線をもって選子の領域を 示す。)を形成する。

表面(業子形成面) 2 にパッシペーション酸7 を形成する。このとき、業子の上記コンタクトパッド8の一部はパッシペーション殴7上に糞出 している。

315 5 32 参 190

然可塑性接着材をもって、パッシベーション 殴了上にガラス版等の固定台9を接着する。10は 硬化した接着材を示す。

您の更施例

この実施例は、デバイス層形成後にポストを 形成する例である。

- (a) 男子形成面に、トランジスタ13、抵抗(図示せず)、キャパシタ(図示せず)、色線14を形成して、要面をパッシベーション 吹 15で被殺する。ポスト形成器の配線コンタクト穴19を通常のリングラフィー法により形成する。
- (b) レジスト17を整布し、ポスト穴18形成間を 明ロする。続いて、反応性イオンエッチン グはまたはレーザーウェットエッチング法 により、ポスト穴18を形成する。続いて、 馬塩酸化法により、ポスト穴18個面に酸化 版18を形成する。その後、レジスト17を 除去する。
- (c) CVD法、メッキ法等により、全要回及び ポスト内部に配線再電量20を埋め込む。 配線をリングラフィー法により形成した 扱、ポリイミド樹脂21等を強和して平坦化

要領を別削・研磨して、組孔 4 中に充腐された 跡離材のポスト 8 1を選出する。

35 6 図 # 照

要節に、例えば窒化シリコンよりなるパッシベーション股11を形成し、上記の海電材のポスト61に対応する領域からパッシベーション股11を 染去し、ここに、アルミニュウム服等の尋電材よ りなる下部コンタクトパッド12を形成する。

第1图参照

上記の上部コンタクトパッド 8 と下部コンタクトパッド 12を 1 種のパンプとして使用して複数枚のチップを被磨して三次元 1 C を製造する。

37 2 94

部 1 例において、部 6 図を参照して設明した 下部コンタクトパッド 12を翻定超子として使用し て、ウェーハ中に含まれる複数のチップから良品 のチップを選択することとするとチップの検査・ 選択工程が概めて簡易となる。

する。その後、上部パンプ22を財成する。

- (d) その後、第1例と同様に、固定台9に接着して裏面を新掛してポスト24を露出させ、 裏面に絶縁器23を形成した後、ポストから 下部器定用バッド電極25を引き出す。
- (e) このほにして形成された固定台ウェーハ 1組を異距から見ると、第8 (e) 図に 示すようになる。この課定用パッド 25に 課定編子を当ててチップICを接査し、 食品を選択する。
- (f)、(g)スクライブ調28を通して、三次元IC は無益級27と位置合わせを行ない、 型品チップを無圧着する。さらに、上値か らレーザ光等により接着チップ部分だけを 加急することにより、固定台9との接着 を避解する。変面に残った接着器21をエッ チング除去して、次のチップを積層する 工程を続ける。

以上の工程により、三次元1Cが形成される。

特開昭62-219954(4)

(売明の効果)

4. 図面の簡単な説明

第1回は、本発明の一変維例に係る三次元ICの 製造方法を実施して製造した三次元ICの新面図 である。

12・・・下儲コンタクトパッド。

化埋人 升度士 弗斯貝一

. 郊 2 ~ 8 図は、本処明の一変超級に係る三次元 I C の製造方法の主要工程完了後の基板販値図で ある。

近8 (a) ~ (g) 図は、他の実施例の工程図である。

1 • • 蓝板、

2 • • • 案子形成面(装面)。

3 ・・・ウェーハ接触用パッド、

4 · · · 維孔、

5 • • • 二般化シリコン膜、

6・・・終電材の層、

81 . . . 再電材のポスト、


フェモ・パッシベーション膜、

8・・・上部コンタクトパッド、

9 · · · 區定台.


10···硬化した接着材、

11・・・パッシベーション膜、





-266-

特開昭62-219954(5)




特開昭62-219954(6)





第8(g)图



第 8 (e)函